Questões Gerência de Memória Concurso com Gabarito ou Comentadas

13 Questão 649048 | Informática, Gerência de memória, Técnico de Nível Superior, Tribunal de Justiça MS, PUC PR, Ensino Médio

A tecnologia DDR é uma inovação da DRAM para aumentar o desempenho dos computadores. Analise as proposições a seguir a respeito da memória DDR e assinale a alternativa CORRETA.

A memória DDR possibilita dobrar a taxa de dados de pico.

PORQUE

A DDR transfere dados tanto na borda de subida quanto na borda de descida do sinal de clock da DRAM.

a) As duas asserções são verdadeiras, mas a segunda não é uma justificativa da primeira.
b) A primeira asserção é verdadeira, e a segunda é uma proposição falsa.
c) A primeira asserção é falsa, e a segunda é uma proposição verdadeira.
d) As duas asserções são proposições falsas.
e) As duas asserções são verdadeiras, e a segunda é uma justificativa da primeira.

14 Questão 648962 | Informática, Gerência de memória, Técnico em Tecnologia da Informação, Banco do Estado do Rio Grande do Sul RS, FAURGS, Ensino Médio

Considere um microprocessador hipotético de 32 bits no qual todas as instruções têm codificação com largura de 32 bits. Nessa codificação, existem dois campos: um opcode, com 8 bits de largura, e um operando, que pode atuar como valor imediato ou como endereço de memória, com 24 bits. Dessa forma, considerando que esse microprocessador acessa uma memória principal organizada em bytes, a capacidade de endereçamento do microprocessador será de

a) 4 megabytes
b) 16 megabytes.
c) 64 megabytes.
d) 1 gigabyte.
e) 4 gigabytes.

15 Questão 648943 | Informática, Gerência de memória, Técnico de Nível Superior, Tribunal de Justiça MS, PUC PR, Ensino Médio

Em computação, os fabricantes de processadores, módulos de memória e demais dispositivos buscam sempre melhorar o desempenho do sistema computacional como um todo. Por vezes, isso acarreta a redução do tempo de execução das atividades ou do acesso à memória. No que se refere à aceleração do mapeamento de memória, o nome da unidade ou módulo que mapeia os endereços virtuais referenciados pelo processador em endereços físicos de uma memória puramente paginada é

a) Memória cache L2 (level 2).
b) Pipeline.
c) Segment descriptor.
d) Translation Lookaside Buffer.
e) Memória virtual.

17 Questão 648589 | Informática, Gerência de memória, Técnico em Tecnologia da Informação, Banco do Estado do Rio Grande do Sul RS, FAURGS, Ensino Médio

A hierarquia de memória de um determinado computador é composta por memórias de diferentes tecnologias, que apresentam diferentes custos por bit. Dessa forma, pode-se prever que essa hierarquia será, respectivamente, em ordem decrescente de custo por bit e a partir da memória mais próxima ao processador, composta por

a) memória principal (DRAM), registradores, disco rígido, cache L1 e cache L2.
b) memória principal (DRAM), registradores, cache L1, cache L2 e disco rígido.
c) registradores, cache L1, cache L2, memória principal (DRAM) e disco rígido.
d) registradores, memória principal (DRAM), cache L1, cache L2 e disco rígido.
e) registradores, cache L1, cache L2, disco rígido, memória principal (DRAM).

18 Questão 648242 | Informática, Gerência de memória, Analista, Conselho Regional de Enfermagem RS, Instituto Quadrix, Ensino Superior

Acerca da memória principal, assinale a alternativa correta.

a) As memórias são formadas por um conjunto de células e, nele, cada célula tem um endereço fixo. Diz?se que, se uma memória tiver n células, elas terão endereços de 0 a n + 1.
b) Devido ao seu grau de importância para o computador, as memórias não cometem erros, uma vez que dispõem de mecanismos que os evitam.
c) A memória principal não é de acesso aleatório.
d) Tanto os programas quanto os dados são armazenados na memória.
e) Parte de uma memória não pode ser usada como um buffer, uma vez que essa não é a sua finalidade dentro do sistema de computação.

19 Questão 648051 | Informática, Gerência de memória, Especialista em Regulação de Transporte I, Agência Reguladora de Serviços Públicos Delegados de Transporte SP, FCC, Ensino Médio

No gerenciamento de memória, o mecanismo de paginação utiliza algoritmos de substituição de páginas, que são políticas definidas para escolher qual página da memória será removida para dar lugar a uma página que foi solicitada e que precisa ser carregada. Dentre estes encontra-se o algoritmo

a) FIFO - First In First Out que consiste em substituir a última página que foi carregada na memória. Esta escolha não leva em consideração se a página está sendo muito utilizada ou não, assim a quantidade de falta de páginas tende a diminuir quando o tamanho da memória também diminui.
b) NRU - Not Recently Used que procura por páginas que não foram referenciadas nos últimos acessos para serem substituídas e também verifica, através de um bit de modificação, se a página teve seu conteúdo alterado durante sua permanência em memória.
c) LIFO - Last In First Out, que consiste em substituir a página que foi carregada há mais tempo na memória. Na ocorrência de uma falta de página, a primeira página da lista será substituída e a nova será acrescentada ao final da lista.
d) CLOCK, que faz a substituição da última página acessada. Este escolhe a última página acessada para ser substituída. Dessa forma, é possível explorar com mais eficiência o princípio de localidade temporal apresentada pelos acessos.
e) MRR - Most Recently Removed, que mantém todas as páginas em uma lista circular. A ordem mantida segue a sequência em que elas foram carregadas em memória. Além disso, é adicionado um byte de uso que indica se a página foi referenciada novamente depois de ter sido carregada.

20 Questão 647788 | Informática, Gerência de memória, Técnico em Informática, Banco do Estado do Pará PA, FADESP, Ensino Médio

Sobre memória cache, considere as afirmativas a seguir.

I. No mapeamento direto, o acesso repetido a diferentes blocos de memória mapeados na mesma linha de cache resultará em uma alta taxa de acerto.

II. No mapeamento associativo, cada bloco da memória principal pode ser carregado em qualquer linha da cache.

III. No mapeamento direto, cada bloco da memória principal é mapeado a apenas uma linha de cache.

IV. A técnica de mapeamento associativo é simples e pouco dispendiosa para se implementar.

Estão corretas somente as afirmativas

a) I, II e IV.
b) I e IV.
c) III e IV.
d) I, II e III.
e) II e III.

Questões de Concurso: Gerência de Memória

Confira aqui questões de Gerência de Memória para Concurso grátis com gabarito ou respostas comentadas. Acesse milhares de questões resolvidas e organizadas para treinar online. Se preferir, baixe o PDF!